用先进的 MOSFET 工艺提高功率密度和可靠性

设计人员在设计 DC/DC 转换器、电机控制装置、负载开关、数据中心和通信设备等应用的电源时，一直面临着减少封装尺寸以提高功率密度的挑战。然而，为了将工作温度控制在允许范围内并确保可靠性，功率密度越高，要求器件的热损耗就越低。实现这一目标需要使用的有源开关器件不仅体积更小，而且损耗更低，以便它们能够在更高效率下运行。

在选择合适的开关器件时，设计人员必须仔细考量其尺寸、导通电阻、击穿电压、开关速度和反向恢复电荷等特性。

本文概要性介绍了相关应用中所用电源的设计要求。然后介绍了 Toshiba 的一种先进 MOSFET 工艺技术，并阐述了基于该技术的器件如何助力满足这些要求。

电源设计要求的演变

在通信、汽车、物联网 (IoT)、工业物联网 (IIoT) 和可穿戴器件等各种应用中，电子器件正变得越来越小。这些系统的设计人员需要尺寸更小、功率密度更高的开关模式电源 (SMPS)。要实现更高的功率密度，需要更小、更高效的元件，从而降低内部工作温度，支持高设计可靠性。

SMPS 中最常见的有源元件是 MOSFET 开关，它既存在于初级电路或高压侧，也存在于低压次级电路中（图 1）。

图 1：所示为在次级侧电路中将低压 MOSFET 作为同步整流器使用的 SMPS；高压 MOSFET 在初级侧构成全桥开关级。（图片来源：Toshiba Semiconductor and Storage）

SMPS 的初级侧通常在高电压下工作。例如，在脱离电源线工作的电源中，初级 MOSFET 会对线路电压进行整流。次级侧的工作电压通常较低；这是低压 MOSFET 的预期应用领域。

效率高、功耗低

电源的高效率是通过最大限度地减少功率损耗来实现的。与有源半导体器件相关的损耗包括传导损耗、开关损耗和体二极管损耗。这些损耗发生在器件运行周期的不同时间（图 2）。

图 2：MOSFET 开关的工作周期（左）包括 ON、OFF 和转换间隔（右），每个周期都有其相关的功率损耗源。（图片来源：Toshiba Semiconductor and Storage）

SMPS 中的 MOSFET 有两种工作状态：ON（导通）或 OFF（关断）。器件状态的变化取决于栅源电压 (V_GS)。器件导通时，漏源电压 (V_DS) 处于低电平。在导通状态下，通过器件的漏源电流 (I_DS) 由负载阻抗和导通状态下的漏源电阻 (R_DS(ON)) 决定。对于电感负载，电流在向电感器磁场充电的同时呈线性增长。在导通时间内，通过通道电阻的电流会产生传导损耗，这种损耗与 I_DS 和 R_DS(ON) 的平方成正比。当器件处于关断状态时，V_DS 为高电平，I_DS 代表器件的漏电流，它决定了关断状态的传导损耗。

在状态转换期间，电压和电流同时不为零，器件中的功率损耗与电压、电流和开关频率成正比。这些就是开关损耗。

恢复损耗是由 MOSFET 的体二极管从导通状态切换到非导通状态时的反向恢复造成的。在此期间，PN 结中的残余电荷必须被移除，从而导致反向恢复电流峰值及其相关的功率损耗。损耗与器件的反向恢复电荷 (Q_rr) 成正比，后者决定了反向恢复时间。

器件的总功率损耗是所有这些组成的总和。

沟槽式结构如何实现更紧凑的器件

MOSFET 的物理结构会影响器件的尺寸和大小。沟槽式 MOSFET 结构（图 3）是最紧凑的结构，可提供最高的沟道密度，同时降低了 R_DS(ON)。

图 3：沟槽式 MOSFET 结构具有垂直电流流向，因此占用空间更小。（图片来源：Toshiba Semiconductor and Storage）

传统的平面 MOSFET 采用水平电流流向；槽栅工艺则形成一个 U 形的垂直栅极沟道。这种垂直流向减少了器件的占用空间，从而可以在每个晶圆上制造出更多的器件。该结构还能降低 R_DS(ON)。此外，更高的布局密度允许并联多个器件，进一步降低了导通电阻。更小的尺寸还能减小电极间电容，从而实现更快的开关速度和更高的工作频率。

开关损耗也是过渡区域持续时间的函数。持续时间由器件的寄生电容决定，在改变 MOSFET 状态之前，需要进行电荷转移。栅极总电荷 (Q_g) 是将栅极电位变为指定电压所需的电荷量。要降低开关损耗，就必须通过降低 Q_g 来缩短开关时间。R_DS(ON) 与 Q_g 的乘积是 MOSFET 的常用性能指标，它综合了传导损耗（与 R_DS(ON) 成正比）和开关损耗（与 Q_g 成反比），代表了器件的效率。R_DS(ON) * Q_g 的乘积值越小，表示性能越好。

由于开关损耗包括体二极管的反向恢复损耗，R_DS(ON) 和 Q_rr 的乘积有助于了解传导损耗和开关损耗的各自影响。虽然 R_DS(ON) 和 Q_rr 的乘积并不是常用的性能指标，但它为了解 MOSFET 的总功率损耗提供了另一个窗口。

Toshiba 的 U-MOS 11-H MOSFET

Toshiba 的 U-MOS11-H 工艺基于改进的沟槽结构，提供了 R_DS(ON) 更低的 MOSFET 产品，从而降低传导损耗，并通过降低 Q_g 和 Q_rr 改善整体开关特性，因此非常适合 SMPS、电机驱动器和服务器电源等低电压、高能效应用。

Toshiba TPH2R70AR5-LQ MOSFET 的额定电压为 100 V，体现了 U-MOS11-H 工艺的改进。与早期工艺的同类器件相比，TPH2R70AR5 的 R_DS(ON) 降低了约 8% ，Q_g 降低了 37%。由此得出的 R_DS(ON) * Q_g 值低了 42%。

通过使用寿命控制技术将反向恢复损耗降至最低，该技术在半导体中引入离子束诱导缺陷，提高了开关速度并降低了 Q_rr。Q_rr 增强了 38%，由此得出的 R_DS(ON) * Q_rr 乘积减少了 43%。这些降低的性能指标表明功率损耗更低、效率更高、功率密度更大。

TPH2R70AR5-LQ 的最大漏源电压为 100 V，在环境温度下的漏极电流可达 22 A，在冷却条件下（外壳温度为 +25°C）的漏极电流可达 190 A。

在漏极电流为 50 A、栅极驱动电压为 10 V 的最坏情况下，R_DS(ON) 为 2.7 mΩ；在栅极驱动信号为 8 V 的最坏情况下，R_DS(ON) 为 3.6 mΩ。栅极驱动电压为 10 V 时，Q_g 通常为 52 nC，Q_rr 通常为 55 nC。

TPH2R70AR5-LQ 采用 5.15 mm × 6.1 mm × 1 mm 表面贴装 SOP Advance(N) 封装（图 4），具有出色的安装兼容性，且符合行业标准。

图 4：所示为 TPH2R70AR5-LQ 的 SOP Advance(N) 封装视图（左）和内部电路连接（右）。（图片来源：Toshiba Semiconductor and Storage）

这种封装尺寸与 MOSFET 的 100 V 最大 V_DS 额定值相匹配。由于对间距的要求降低，器件电压越低，封装尺寸就越小。

Toshiba 对该产品的支持包括快速 G0 SPICE 级模型，以帮助设计人员快速验证电路功能。他们还提供了更精确的 G2 SPICE 级模型，其中包括瞬态分析。

结语

Toshiba TPH2R70AR5-LQ 低压 MOSFET 旨在用于 SMPS 的次级侧。它采用新颖的单元结构，降低了功率损耗，改善了晶体管的开关特性，从而能够设计出适合现代应用的高功率密度和高可靠性功率器件。