Analog Devices Inc

HMC7043 3.2 GHz JESD204B 时钟分配 IC

Analog Devices HMC7043 时钟分配 IC 是一款 14 路输出高性能扇出缓冲器

Analog Devices HMC7043 时钟分配 IC 图片Analog Devices HMC7043 专为满足多载波 GSM 和 LTE 基站的设计要求，并提供宽范围的时钟管理和分配功能，以简化基带和无线电卡的时钟树设计。

HMC7043 提供 14 路低噪声和可配置输出，以便在收发器基站 (BTS) 系统中灵活地连接许多不同的元件，如数据转换器、本地振荡器、发射/接收模块、现场可编程门阵列 (FPGA) 和数字前端 ASIC。 HMC7043 可依照 JESD204B 接口的要求生成多达七个 DCLK 和 SYSREF 时钟对。

特性
  • 支持 JEDEC JESD204B
  • 低附加抖动：< 15 fs rms @ 2457.6 MHz (12 kHz 至 20 MHz)
  • 极低的本底噪声：−155.2 dBc/Hz @ 983.04 MHz
  • 多达 14 个 LVDS、LVPECL 或 CML 类型的器件时钟 (DCLK)
    • CLKOUTx/CLKOUTx 和 SCLKOUTx/SCLKOUTx 频率最高为 3200 MHz
    • 兼容 JESD204B 的系统参考 (SYSREF) 脉冲
    • 可对 14 个时钟输出通道独立编程 25 ps 模拟和 ½ 时钟输入周期的数字延迟
  • SPI 可编程调节本底噪声与功耗
  • SYSREF 有效中断简化了 JESD204B 的同步
  • 支持多个 HMC7043 器件的确定性同步
  • 针对 JESD204B 同步的 RFSYNC 引脚或 SPI 控制的同步触发输出
  • GPIO 报警/状态指示灯指示系统的健康状况
  • 时钟输入支持高达 6 GHz
  • 板载稳压器实现出色的 PSRR
  • 48 引脚、7 mm × 7 mm LFCSP 封装
 应用    
  • JESD204B 时钟发生
  • 蜂窝基础设施（多载波 GSM、LTE、W-CDMA）
  • 数据转换器时钟
  
  • 相位阵列基准分布
  • 微波基带卡
Parts are not available
发布日期： 2016-07-13

Related Videos

Explaining Phase Noise
Explaining Phase Noise

发布日期：2018-10-16

PLL Frequency Planning for Spurious Signal Elimination
PLL Frequency Planning for Spurious Signal Elimination

发布日期：2016-07-07

Related Product Highlight

PMOD Arduino 兼容盾板 Arduino 和 PMOD 为使用 Analog Devices 元器件进行设计的工程师和制造商提供了经过验证的开发经验
频率高达 14 GHz 的 HMC70x 十六位小数 N 分频 PLL Analog Devices 的 HMC70x 十六位小数 N 分频 PLL 是微波点对点无线通信和 CATV 设备等许多应用的理想之选。