使用具有超低附加抖动的差分时钟缓冲器实现精准的时序架

现代无线、高速数字、工业和嵌入式系统都依赖于精确的系统时钟，然而，日益复杂的时序架构使得很难在分配洁净信号的同时，不累积抖动。这种情况会增加射频 (RF) 相位噪声，缩小接口时序余量，以及降低测量和控制精度。

随着时钟树的发展，以支持那些越来越复杂、扇出要求越来越高且输入/输出格式要求也越来越多样化的应用，因此设计人员需要兼具多功能性且仍能维持必要时序精度的时钟分配器件。

本文首先讨论精密时序分配架构设计人员所面临的挑战。然后介绍 Skyworks Solutions 的差分时钟缓冲器，并说明如何用来来应对这些挑战。

如何通过精心设计来应对时钟树挑战

各种应用领域的系统设计越来越复杂，相应地给设计人员带来了相关的更大挑战，即如何在不影响性能或增加成本的前提下，才能在更大型的电路网络中提供精确的参考时钟信号。例如，在企业级网络和数据中心应用中，强大的时钟分配树必须能够支持交换机结构、多域同步和子系统之间的时钟转换。在使用 PCI Express 等高吞吐量互连器件的计算机系统中，可靠的性能取决于严格的时序余裕。在工业和嵌入式系统中，精确的时钟信号对于精密数据采集和控制回路极为关键。

在上述每种应用中，时钟缓冲器都在整个时钟树中传播参考时钟时发挥核心作用。在此过程中，时钟缓冲器需要跨越多种信令格式和电压域，同时最大限度地减少附加抖动：附加抖动是时钟缓冲器在时钟树每一级中所引入的增量抖动。附加抖动会受到许多因素的影响：如压摆率、输出格式、电源电压和时钟缓冲器性能特征等。

压摆率：虽然理想时钟缓冲器的开关电压阈值恒定不变，但实际设备的开关阈值会在一个窗口内变化（图 1）。输入压摆率越慢，信号在缓冲器切换之前到达实际阈值所需的时间就越长，从而在输出中产生附加抖动。

图 1：输入压摆率会影响信号在缓冲器开关阈值区域内的停留时间，从而影响附加抖动。(图片来源：Skyworks）

输出格式：不同的逻辑电平系列会产生不同水平的叠加抖动，原因是其驱动信号的电压摆幅、边沿速率和端接特性各不相同。使用低压差分信号 (LVDS) 格式的逻辑系列，具有较小的波动或较慢的边沿，相比之下，低压正发射极耦合逻辑 (LVPECL) 等逻辑系列则具有较大的波动和较快的边沿，能更快地穿越接收器的阈值区间。这能降低跳变期间对噪声或供电条件微小变化的敏感度。端接方式和驱动器拓扑结构也会影响信号在带载跳变时的均匀性，而这也是导致不同逻辑系列间抖动特性存在差异的重要原因。

电源电压：电源电压会影响附加抖动，因为电源轨的变化会移动缓冲电路的内部开关阈值，并在器件再次生成输入时钟时，瞬间改变有效边沿的时序。当电源噪声对这些阈值进行调制时，即使是轻微的调制，时钟边沿也可能比预期的时间提前或推迟穿越阈值，从而产生额外时序不确定性。当然，这种效应在输入边沿更缓或产生较小电压摆幅的逻辑系列中更为明显，此时信号仅略微超过开关阈值。

时钟缓冲器的性能特点：时钟缓冲器的特性最终决定了其在多大程度上抑制整个时钟树中各类影响附加抖动的因素。

差分时钟缓冲器如何提高时序精度

随着系统要求越来越严苛，Skyworks 旗下 SKY535xx 系列时钟缓冲器，可同时实现超低附加抖动，以及支持精密时序架构所需的各类不同逻辑系列。该系列缓冲器的性能和灵活性可满足广泛的使用要求，包括 PCIe Express 第 1 代至第 7 代系统、高速网络、时序关键型工业和嵌入式系统、时钟域格式转换，以及时序敏感型无线和仪器仪表应用中的同步。

该系列器件具有灵活的输入级，其特点是一个 3:1 多路复用器，支持两个通用型任意格式输入 (CLK0, CLK1) 和一个晶体输入 (XA)。该系列的输出级包括两个时钟输出组（A 组和 B 组）。其中，SKY53510 支持总共 10 个差分输出，SKY53580 支持 8 个，SKY53540 支持 4 个。

此外，SKY535xx 系列缓冲器为内核逻辑 (VDD)、基准输出 (REFOUT)、时钟驱动器 (VDDOC) 和每个输出组 (VDDOA, VDDOB) 预留了单独的电源引脚（图 2）。该系列还集成了低压差 (LDO) 稳压器，这有助于保持高电源抑制，同时通过减少支持低抖动运行所需的外部元器件数量来简化设计。

图 2：SKY535xx 器件支持复杂的时钟树配置，配备一个 3:1 输入多路复用器和两个独立的输出组，从而能实现跨多种格式和电压的低抖动时钟分配。(图片来源：Skyworks）

为满足跨多个逻辑系列和电源轨的灵活性要求，SKY535xx 系列器件的两个通用输入可接受 CLK0 和 CLK1 上广泛使用的时钟格式和电压范围。这些格式包括 LVPECL、LVDS、缩放型 LVDS (S-LVDS)、高速电流导引逻辑 (HCSL)、电流模式逻辑 (CML)、短截线串联端接逻辑 (SSTL)、高速收发器逻辑 (HSTL)，以及在 1.8 V、2.5 V 或 3.3 V 电压下的 AC 耦合低压 CMOS (LVCMOS)。

SKY535xx 器件的两路输出组采用独立于 1.8 V、2.5 V 或 3.3 V 专用电源工作，可分别使用输出组 A 和输出组 B 的 SFOUTA 和 SFOUTB 输出信号格式的控制引脚对其进行编程，以生成 LVPECL、LVDS、S-LVDS、HCSL 或三态 (Hi-Z) 输出（图 3）。

图 3：通过专用的输出信号格式控制引脚 (SFOUTx)，可为 SKY535xx 器件的两路输出组分别独立地选择输出信号格式。(图片来源：Skyworks）

SKY535xx 器件专为高性能时钟分配而设计，每种输出格式都支持高频运行，包括 LVPECL 的直流 (DC) 至 3.1 千兆赫 (GHz)、LVDS 的 DC 至 3 GHz 和 HCSL 的 DC 至 800 MHz。同时，该系列在所有格式中都表现出超低的附加抖动。例如，用 12 千赫兹 (kHz) 至 20 兆赫兹 (MHz) 的积分带宽进行测量，该系列了器件显示 LVPECL 格式的 156.25 MHz 时钟的附加抖动仅为 35 飞秒 (fs) RMS（典型值）和 47 fs RMS（最大值）（图 4）。该系列器件在其他输出格式中表现出相似的性能，只是在频率较低时抖动略有增加。

图 4：SKY535xx 器件在各种输出逻辑格式中均表现出超低的附加抖动，在较低频率下抖动仅略有增加。(图片来源：Skyworks）

Skyworks 的 SKY535xx 器件兼具高性能和高灵活性，可高效地支持各类要求多个时钟域、信令标准和不同电压等级共存的复杂时序架构，同时又不影响抖动性能。该系列器件具有可扩展扇出功能，无需额外器件就能支持时钟树扩展，从而避免了额外器件可能会带来更多的附加抖动或时序不确定性，并增加设计成本和复杂性。此外，通过支持多种输出格式和级别，单个 SKY535xx 器件可为异构端点提供服务，从而简化设计并减少所需缓冲器件的数量。

为保障扩展时钟分配网络输出纯净的时钟信号，SKY535xx 系列的 REFOUT 驱动器集成了同步输出使能参考 (OE_REF) 采样功能，确保 REFOUT 仅在规定的时钟边界处开始切换。该功能避免了可能导致错误边缘检测或虚假跳变的畸形脉冲，有助于稳定下游时序特性，以防下游逻辑中出现模糊的或不完整的跳变。

实施超低抖动时钟分配解决方案

要达到额定的叠加抖动性能，Skyworks 建议这些器件的差分压摆率为每纳秒 3.0 V (V/ns)，单端格式时为 1.0 V/ns。如前所述，任何时钟缓冲器的压摆率下降时，附加抖动都会上升。不过，借助这些器件，设计人员可以使用集成式 XA 晶体输入来减少时钟分配设计中的附加抖动，这些设计的工作频率较低或振幅较小，可降低压摆率。通过比较采用单端正弦波驱动 CLK0 或 XA 输入时产生的叠加抖动，可以发现 XA 晶体输入产生的抖动较少（图 5）。

图 5：在较低的频率和输入幅值下，使用单端正弦波驱动 XA 输入比使用相同信号驱动 CLK0 或 CLK1 输入，可获得更低的附加抖动。(图片来源：Skyworks）

如前所述，压摆率只是影响时钟树抖动的多种因素之一。因此，复杂时钟分配解决方案是否能够成功实施，取决于对建议配置的仔细评估和性能测量。

为此，Skyworks 的 SKY53510-EVB 评估板既可用作评估平台，也是可用来鉴定器件性能、验证实施方案。该评估板简单易用，无需软件设置，而是提供了多个跳线和开关，用于配置板载的 10 输出 SKY53510（图 6）。

图 6：SKY53510-EVB 评估板通过一组跳线和开关，可开完全访问 SKY53510 时钟缓冲器的引脚，从而简化了对不同的时钟缓冲器工作配置的评估。(图片来源：Skyworks）

设计人员可通过连接壁插式电源适配器、USB 电缆或外部 5 V_DC 电源为电路板供电。通过独立的跳线可将 VDD、VDDOA、VDDOB 和 VDDOC 独立地配置为 1.8 V、2.5 V 或 3.3 V 工作电压，并允许使用四个专用的板载 LDO 或绕过这些 LDO 的外部电源。该器件的 CLK0 和 CLK1 可通过超小型 A 版 (SMA) 连接器访问，以支持差分或单端时钟。

此外，设计人员还可以使用板载 54 MHz 晶体或外部时钟来驱动 SKY53510 的 XA 输入。输出组 A 和输出组 B 可通过 DIP 开关独立地配置为 LVPECL、LVDS、S-LVDS、HCSL 或 Hi-Z，每个输出组都包括可选电源电压，以支持电平转换和混合格式时钟的分配。

通过该开发板的可配置输入部分，设计人员可以比较 CLK0 和 CLK1 上的差分输入和 XA 上晶振驱动的特性；评估可适配不同逻辑系列的相应 AC 和 DC 端接产生的影响，分析输入摆动率在多大程度上影响附加抖动。该开发板还集成了用于 LVPECL、LVDS、S-LVDS 和 HCSL 输出的参考端接网络，为量产布局保持边缘质量和最大限度地降低抖动提供参考范例。

该评估板设有 CAL_IN 与 CAL_OUT 校准走线，其走线长度及几何构型与输入、输出路径完全一致，可实现对传输延迟和输出间偏斜参数的精准测量，此类参数是决定多域时钟分配性能的关键指标。

结语

高性能应用所需的时序架构，越来越多地要求设计人员在多个域和信号格式之间分配纯净的参考时钟。Skyworks 的 SKY535xx 差分时钟缓冲器具有超低的附加抖动、灵活的输入输出选项，能够轻松应对这些挑战。