时钟噪声对于高速DAC相位噪声的影响

工程小贴士
2

在设计中，敏感元件，敏感电路远离噪声源。做好地平面的隔离，能够最大限度减小引入噪声。