sic器件目前在新能源等行业广泛使用，但是它的开关损耗很大。如何降低 SiC 器件开关损耗，我结合自己在现在工作中的经验，简单可以从器件、驱动、拓扑和布局四个方面说一下，请各位指教，不当之处请轻喷：
第一点就是选新一代低 Qg 器件
目前已经出现了第 4 代沟槽栅 SiC MOSFET ，它把栅漏电荷 Qgd 砍到上一代的一半，硬开关损耗直接降 50 %；同时 Coss、Qrr 同步减小，反向恢复损耗也一起下来。
第二点是调栅极驱动参数，相关的重要参数有三个：
1.驱动电压：15 V 即可满开（老器件需 18 V），减少栅电荷
2.栅极电阻 Rg：在 3.3 Ω 附近折中——太小振铃大，太大损耗高。
3.有源驱动/双脉冲整形：动态调整 Vgs 斜率，可把 di/dt、dv/dt 压到临界值而不拖慢开关。
第三就是引入软开关或谐振拓扑
在 DC-DC 或逆变器里加 ZVS/ZCS 网络，让器件在“零电压/零电流”点动作，理论开关损耗归零；实测 120 V→5 V/5 A Buck，软开关后损耗再降 70 %。
第四是缩小功率环路、降低寄生
在画电路板的线路图时，注意把半桥回路面积压到 <1 cm²，可把环路电感从 50 nH 降到 10 nH，关断尖峰下降 40 %，这样能够让额外损耗同步减少。
封装选型时尽可能采用 TO-247-4L 或 Kelvin-source 封装，去掉共源电感，栅极振铃抑制 30 %。
以上四个步骤不分先后，在实际设计时，需要根据项目的需求还有成本灵活选择，可以把效率提升 3%到5 %，对于几百千瓦的设备而言，损耗很可观了。